# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平4-343146

(43)公開日 平成4年(1992)11月30日


(51) Int.Cl.5		識別配号			庁内整理番号	FΙ	技術表示箇所		
G06F 11/	/22	3	340	С	9072-5B				
G01R 31/	/28								
G06F 11/	/22	3	3 3 0	В	9072-5B				
					6912-2G	G 0 1 R	31/28		V
						:	審査請求	未請求	請求項の数8(全 9 頁)
(21)出願番号		<b>特顧平3-143822</b>				(71)出顧人 000005108			
<b>4</b>	_							<b>土日立製作</b>	
(22)出願日	7	平成3年(1991)5月20日						伸田駿河台四丁目 6 番地	
						(72)発明者			
						·			水本町5丁目20番1号 株
						(7.4) (D.TW.)			<b>所武蔵工場内</b>
						(74)代理人	开埋工	土村 第	押世

### (54) 【発明の名称】 半導体集積回路及びそのテスト方法

#### (57) 【要約】

【目的】 割込み制御機能のテストのための論理規模の 増加を最小限としつつ、テスト設計の効率を向上させ る。

【構成】 複数の割込み信号を受け、それら信号の状態に応じて競合する要求を調停してその結果を出力可能な割込み制御回路10に対し、前記割込み信号の一部、例えば割込みを発生することが困難な割込み要因、あるいは、削除するまたは追加することがある割込み要因に対応した信号を代替して出力するテスト用レジスタ11を設ける。テスト用レジスタに所望の情報を書き込むことにより、代替すべき信号に対応する機能プロックの動作に依存せずに割込み制御機能のテストが可能になる。テスト用レジスタは一部の割込み信号に限定して設けてあり、テストだけに利用される回路の論理規模の増加を最小限とする。



#### 【特許請求の範囲】

【請求項1】 外部又は内部から伝達される複数の信号 を受け、それら信号の状態に応じて競合する要求を調停 してその結果を出力可能な制御回路を備え、前配伝達さ れる信号の一部を代替して前記制御回路に出力する代替 手段を有して成る半導体集積回路。

【鼱求項2】 前記伝達される信号は割込み信号であ り、前記制御回路は、割込み信号の競合状態を調停して 得られる割込み番号情報と割込み処理要求とを出力し、 それら出力を受けるCPUを同一半導体基板に含んで成 10 る請求項1記載の半導体集積回路。

【請求項3】 前記CPUと前記代替手段を接続する内 部パスを有し、前記代替手段は内部パスを介して書き込 まれるデータを保持して出力するものである請求項2記 載の半導体集積回路。

【請求項4】 前記制御手段の出力を保持して、これを 内部パスに出力する結合手段を更に設けて成る請求項3 記載の半導体集積回路。

【請求項5】 所定の動作モードにおいて、前配内部パ スを前記CPUから切り放し、且つ、外部から内部パス 20 に情報を入力可能とする手段を有して成る請求項4記載 の半導体集積回路。

【請求項6】 請求項3記載の半導体集積回路をテスト するに当たり、外部から内部バスにアクセス情報を与え ることによって前記代替手段にデータを書き込むステッ プと、代替手段に書き込まれたデータに基づいて前記制 御回路を動作させるステップとを含む半導体集積回路の テスト方法。

【請求項7】 請求項5記載の半導体集積回路をテスト するに当たり、半導体集積回路に前記所定の動作モード 30 を設定するステップと、外部から内部バスにアクセス情 報を与えることによって前配代替手段にデータを書き込 むステップと、代替手段に書き込まれたデータに基づい て前記制御回路を動作させるステップとを含む半導体集 積回路のテスト方法。

【請求項8】 前記制御手段が出力する情報を結合手段 に保持させるステップと、その結合が保持する情報を内 部パスを介して外部に読出すステップとを、更に追加し た請求項7記載の半導体集積回路のテスト方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は割込み制御機能を有する 半導体集積回路装置、ことにそれをテストするための技 術に関し、例えば、シングルチップマイクロコンピュー 夕に利用して有効な技術に関するものである。

[0002]

【従来の技術】シングルチップマイクロコンピュータ は、昭和59年11月30日オーム社発行の『LSIハ ンドブック』P540およびP541に記載されるよう

持用のROM (リードオンリメモリ)、データ保持用の RAM(ランダムアクセスメモリ)、およびデータの入 出力を行うための入出力回路、例えば、タイマ、シリア ルコミュニケーションインタフェース(SCI)、デュ アルポートRAM (DPRAM) 、A/D変換器などの 機能プロックが1つの半導体基板上に形成されて成る。

【0003】 斯るシングルチップマイクロコンピュータ は、CPUの処理とは独立の外部要因または内蔵の機能 プロックの所定動作が発生したときに、CPUの処理を 一時中断して、前記外部要因または機能プロックの動作 に対応した処理を行なわせるための所謂割込み制御機能 を持っている。このような割込み制御機能は割込み制御 回路によって行なわれる。特に制限はされないものの、 割込み制御回路は、CPUに割込みが発生していること を示す割込み処理要求信号と、いずれの割込みが要求さ れているかを示す割込み番号を与えている。これらの割 込み制御機能と割込み制御回路は、株式会社日立製作所 平成元年6月発行の『H8/330 HD647330 8 HD6433308 ハードウェアマニュアル』な どにより公知であるので詳細な説明は省略する。内蔵の 機能プロックによる割込みとしては、例えば、タイマの カウンタがオーパフローした場合、タイマのタイマカウ ンタと比較レジスタの設定値が一致した(コンペアマッ チ) 場合、SCIによる通信が終了した場合、DPRA Mを利用した通信が終了した場合などがある。また、割 込み制御機能には、複数の外部要因または機能プロック の動作が発生した場合にいずれを優先させるかを調停 し、CPUに割込み処理要求信号と割込み番号を与える 機能も含まれる。

【0004】斯るシングルチップマイクロコンピュータ のテスティングを行うときは、すべての割込みを発生さ せてCPUに割込み処理を行なわせる必要がある。特に 制限はされないものの、タイマのカウンタや比較レジス 夕はCPUによってリード/ライト可能であるので、テ スト時にはテストプログラムを介してカウンタ並びに比 較レジスタに所望の値をライトすることにより、タイマ カウンタと比較レジスタの内容を一致させたりして、割 込みを要求することができる。一方、SCIによる通信 速度はCPUの処理速度と比較して速いため、テストの 40 ために疑似的に割込み要因を発生させるのは難しく、こ のため、テスト設計が複雑になり、また、実際のテスト 時間が長くなって、テスティング効率が低下してしま う。さらに、複数の割込みの調停機能のテストを行なう ためには、割込みの競合を多くの組合せにつき発生させ なければならず、これによっても、テスト設計は複雑に なり、また、テスト時間も長くなってしまう。

【0005】また、複数の応用に利用できる高機能のシ ングルチップコンピュータに対し、特定応用向けに適し た製造費用の低いシングルチップマイクロコンピュータ に、中央処理装置(CPU)を中心にしてプログラム保 50 を短期間に開発する必要のある場合、高機能のシングル .3

チップマイクロコンピュータの1部の機能を削除したも のを開発することが考えられる。例えば、高機能シング ルチップマイクロコンピュータに内蔵されるタイマの一 部若しくは全部を1チャネルとし、且つ外部割込み要因 を減らし、64ピンパッケージに納めた特定用途向け口 ーコストシングルチップマイクロコンピュータを開発す る場合、特定の機能プロックや外部割込み要因を削除す れば、割込み制御機能も変更になるが、開発期間を短縮 するためには、割込み制御回路の論理機能は変更せず、 削除した機能プロックの割込み要求信号を常に要求のな 10 い状態に固定しておくことが得策であると、本発明者は 考えた。しかしながら、このようにすると、削除した機 能プロックの割込み要求信号を変化させることができな い。すなわち、削除した機能プロックなどに対応する割 込み信号の入力信号線はチップ内部でプルダウンされた りする。このため、高機能シングルチップマイクロコン ピュータと回路構成が同じ割込み制御回路において、特 定用途向けローコストシングルチップマイクロコンピュ ータでは使用しない部分が故障しているような場合に、 使用しない故障部分が使用する回路部分の動作に影響し 20 ないことについては充分にテストすることができないこ とを本発明者は見い出した。この点を改善しようとすれ ば、テストのための構成を再設計しなければならず、開 発期間の短縮が充分に達成できず、さらに、テスト用構 成の再設計は開発費用の増加となり、製造費用の削減効 果を小さくしてしまう。

#### [0006]

【発明が解決しようとする課題】そこで本発明者は図7 に示される割込み制御プロックを検討した。この割込み 制御プロックは、割込み制御回路10と、CPU2によ 30 ってリード/ライトできるテスト用レジスタ11Aと論 理和回路13Aで構成されている。例えば外部割込み要 因及び内蔵機能プロックからの割込み要因は全部で19 本あり、これに応じてテスト用レジスタ11Aは19ビ ットで構成され、このレジスタ11Aの出力と割込み要 求信号の論理和を割込み制御回路10に与えるている。 このため、機能プロックの割込みを最低1回発生させ、 CPU2の割込み処理(例えば割り込みの種別に応じた ベクタアドレスの発生)をテストした後、割込み制御回 路10による前記調停機能などの割込み制御機能のテス 40 トでは、上記レジスタ11Aに所望のデータを書き込む ことによって、機能プロックの動作に依存せずにそのテ ストを行なうことができる。前記の機能プロックの割込 みを発生させることは、機能プロック自体のテストと同 時に行なうことができ、テスト効率を低下させることは ない。また、削除されることが考えられる機能プロック の割込み要因を使用する割込み制御機能のテストは、前 記機能プロックを使用せず、上記レジスタに所望のデー 夕を書き込むことによって行なえばよく、高機能シング

トシングルチップマイクロコンピュータとの割込み制御機能のテストを共通化することができる。

【0007】しかしながら、図7に示される回路では割込み要因の数に応じてその論理規模並びに物理的規模が増大し、テストだけにしか利用されない回路によってチップ面積並びに製造費用が増大してしまう。

【0008】本発明の目的は、割込み制御機能などのテストのための論理規模の増加を最小限としつつ、テスト設計の効率を向上させることができる、割込み制御回路やこれを含むマイクロコンピュータのような半導体集積回路、並びにそのテスト方法を提供することにある。更に本発明の別の目的は、1つのシングルチップマイクロコンピュータから機能プロックを削除または追加した別のシングルチップマイクロコンピュータの開発時に、新たなテスト設計を不要とした半導体集積回路を提供することにある。

【0009】本発明の前配ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

#### [0010]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0011】すなわち、外部又は内部から伝達される割 込み信号のような複数の信号を受け、それら信号の状態 に応じて競合する要求を調停してその結果を出力可能な 割込み制御回路のような制御回路を備え、前記伝達され る信号の一部を代替して前記制御回路に出力する代替手 段を設けて、シングルチップマイクロコンピュータや割 込みコントローラのような半導体集積回路を構成する。 ここで、前記代替すべき一部の信号は、例えば、割込み を発生することが困難な割込み要因、あるいは、削除す るまたは追加することがある割込み要因に対応した信号 であり、このとき代替手段としては夫々の信号に1対1 対応する記憶ビットを有するテスト用レジスタとするこ とができる。前記制御回路のテストなどにおいて、この テスト用レジスタに所望の情報を書き込むことにより、 割込みが発生したと同様の割込み制御動作を制御回路に させることができる。

7 【0012】シングルチップマイクロコンピュータなどに含まれる前記代替手段に対する情報書き込みを任意に可能にするには、CPUが接続する内部パスに前記代替手段を接続する。

【0013】前記制御手段の出力は直接内蔵CPUに処理させてテストすることも可能であるが、CPUの動作に委ねることなく制御手段の出力を処理可能にするには、前記制御手段の出力を保持して、これを内部バスに出力する結合手段を更に設ける。

タを書き込むことによって行なえばよく、高機能シング 【0014】内蔵CPUを動作させずに前配制御手段のルチップマイクロコンピュータと特定用途向けローコス 50 テストを行う場合を考慮すると、テストモードなど所定

の動作モードの設定に基づいて、前記内部バスを前記C PUから切り放し、且つ、外部から内部回路をアクセス 可能にする手段を設けるとよい。

【0015】前配半導体集積回路ことにその制御回路を テストするときは、半導体集積回路に前記所定の動作モ ードを設定したあと、外部から内部パスにアクセス情報 を与えることによって前記代替手段にデータを書き込む ステップと、代替手段に書き込まれたデータに基づいて 前記制御回路を動作させるステップと、さらに必要に応 せるステップと、その結合が保持する情報を内部パスを 介して外部に読出すステップとを、含めてテストを行え ばよい。

#### [0016]

【作用】上記した手段によれば、半導体集積回路の前記 制御回路における例えば割込み制御機能のテスト時に、 割込みを発生することが困難な割込み要因についての調 停機能などの割込み制御機能のテストにテスト用レジス 夕を利用して、同レジスタに所望の情報を書き込むこと により、SCIなどの機能プロックの動作に依存せずに 20 当該テストが可能にされる。このことは、テスト設計の 効率向上を実現する。また、削除又は追加することがあ る割込み要因についての割込み制御機能のテストにもテ スト用レジスタを利用して同様のテストが可能にされ、 このことは、内蔵機能プロックの削除又は追加時に、テ スト設計を共通化して再設計を不要とするように作用す る。前記テスト用レジスタを上記のような一部の信号に 限定して設ることは、テストだけに利用される回路の論 理規模の増加を最小限とするものである。

#### [0017]

【実施例】図2には本発明の一実施例に係るシングルチ ップコンピュータが示される。

【0018】上記シングルチップマイクロコンピュータ 100は、割込み制御プロック1、CPU2、CPU2 の動作プログラムなどを保有するROM3、CPU2の 作業領域若しくはデータの一時記憶領域とされるRAM 4、タイマA5、タイマB6、SCI7、A/D変換器 8、および、入出力ポート9などの機能プロックを含 み、それらは、内部パスBUSによって相互に接続さ コン基板のような1個の半導体基板に形成されて成る。 内部パスBUSは、特に制限はされないものの、内部ア ドレスパス、内部データパス、内部コントロールパスな

【0019】外部からの割込み要求や内蔵機能プロック からの割込み要求に応ずる割込み信号は割込み制御プロ ック1に与えられ、ここで優先順位などに従った調停制 御などを経て、所定の割込み番号と割込み要求がCPU 2に送られる。特に制限はされないものの、シングルチ ップマイクロコンピュータ100は80ピンのパッケー *50* を動作可能なテストモードである、第2テストモードは

ジに納められている。タイマA5は、それぞれ16ピッ トのタイマカウンタと比較レジスタ、インプットキャプ チャレジスタを持っている。インプットキャプチャレジ スタは、入出力ポート9に含まれる、図示はされないイ ンプットキャプチャ端子に所定の信号が入力された場合 に、タイマカウンタの内容を保持するものである。この タイマA5の割込み要因には、タイマカウンタの内容が H'FFFFからH'0000になった時に発生するオ ーパフロー割込み、タイマカウンタと比較レジスタの内 じて、前記制御手段が出力する情報を結合手段に保持さ 10 容が一致した時に発生するコンペアマッチ割込み、イン プットキャプチャ端子に所定の信号が入力された時に発 生するインブットキャプチャ割込みがあり、夫々の割込 み要因毎に割込み信号 I51、I52、I53が割り当 てられる。タイマB6は、同一の機能のタイマを2チャ ネル (タイマB61, タイマB62) を有し、それぞれ 8ピットのタイマカウンタと比較レジスタを1組持って いる。このタイマB6の割込み要因には、タイマA5同 様に、オーパフロー割込み、コンペアマッチ割込みが2 本ずつあり、夫々の割込み要因毎に割込み信号Ⅰ61 1, 1612, 1621, 1622が割り当てられる。 SCI7には、送信終了割込み、受信完了割込み、受信 エラー割込みがあり、夫々の割込み要因毎に割込み信号 I 7 1, I 7 2, I 7 3 が割り当てられる。A/D変換 器8には、変換終了割込みがあり、割込み信号181が 割り当てられる。また、入出力ポート9に含まれる図示 しない外部割込み端子8本からの外部割込み信号 I91 ~ I 9 8 がある。これらの割込み要因の合計は19であ り各割込み要因に応ずる割込み信号は割込み制御プロッ ク1に与えられ、割込み制御プロック1は、調停制御等 30 を経で所定の要因に応じた割込み番号を5ビットのデー タIDATAとしてCPU2に出力すると共に、割込み 処理要求信号IRをCPU2に出力する。

【0020】シングルチップマイクロコンピュータ10 0は、特に制限はされないものの、図示はされないモー ド端子、リセット端子、スタンバイ端子からの入力信号 によって指定されるテストモード、リセット状態、スタ ンパイ状態などを有する。スタンパイ状態では、各機能 プロックの動作と内部の基準クロックを停止して消費電 力を低くする。前配モード端子に与えられるモード信号 れ、例えば公知の半導体集積回路製造技術によってシリ 40 は、特に制限されないが、第1モード信号MODE1と 第2モード信号MODE2の2種類とされ、第1モード 信号MODE1はそのローレベル/ハイレベルにより、 シングルチップマイクロコンピュータ100にユーザモ ード/テストモードを設定する。第2モード信号MOD E2は第1モード信号MODE1によってテストモード が設定されているときにそのローレベル/ハイレベルに より、シングルチップマイクロコンピュータ100に第 1テストモード/第2テストモードを設定する。第1テ ストモードは外部のテストプログラムによってCPU2

CPU2を内部パスBUSから切り離し、内蔵周辺回路を外部から直接アクセス可能にするテストモードである。斯る動作モードを設定するための同モード設定回路は便宜上9で示されるプロック内に含まれるように9Aとして図示してある。CPU2の内部パスBUSからの切り離しはゲート手段を用いた物理的な切り離しはもとより、ホールトなどの制御信号による動作停止などの手段を介した機能的な切り離しであってもよい。また、外部から内蔵機能モジュールをアクセス可能にするときは、アドレス信号、リード信号、ライト信号は外部から 10入力可能にされる。これらの詳細については特開昭62-249264号を参照されたい。

【0021】図1には割込み制御プロック1の第一例が 示される。

【0022】割込み制御プロック1は、割込み制御回路 10と、CPU2によってリード/ライトできるテスト 用レジスタ11と論理和回路13で構成されている。こ こで前記テスト用レジスタ11と論理和回路13は、外 部割込み要因及び内蔵機能プロックからの割込み要因の 全てに対応して設けられておらず、特定のシングルチッ 20 プマイクロコンピュータに対して追加或いは削除される 可能性のある内蔵機能プロックの割込み要求並びにテス ト時に比較的簡単に疑似的な割込み要求を発生させ難い 割込み要求などに対応される。例えば、シングルチップ マイクロコンピュータ100を基準に考えた場合にそれ とはとは別のマイクロコンピュータにおいて削除される 可能性のある外部割込み要因に対応する4ピット、同様 に削除される可能性のあるタイマB62の割込み要因に 対応する2ピット、および、割込み要因の発生に時間の かかるSCI7とA/D変換器8の割込み要因に対応す 30 る4ピットの10ピットが割り当てられ、テスト用レジ スタ11の論理規模は図7の約半分とされる。同様に論 理和回路13には上記11の外部割込み要因・機能プロ ックの割込み要求が入力され、テスト用レジスタ11の 出力との論理和を生成している。その他の外部割込み要 因並びに機能プロックの割込み要求は直接割込み制御回 路10に入力されている。これにより、テスト用レジス 夕11及び論理和回路13の論理的並びに物理的規模を 縮小している。論理的並びに物理的規模を縮小すること で製造費用を削減できる。

【0023】テスト用レジスタ11は、前記の通り10 ピットであるので、2パイトのアドレス(16ビット) を有し、特に制限はされないものの、余りの6ビットは 対応する論理回路が存在せず、ライトしても無効であ る。

【0024】図1の割込み制御プロック1のテストは次の通り行なうことができる。

【0025】まず、タイマB62、SCI7、A/D変 換器8、入出カポート9をテストするために、それぞれ の割込みを発生させる。この時CPU2にそれぞれの割 50 ρ

込み処理例えば割込み要因に応ずるベクタアドレスを発 生させる。このベクタアドレスを検査することにより、 割込み要求信号がこれらの機能プロックから割込み制御 回路1を介してCPU2に伝達されるか否かをテストで きる。割込み制御回路10による割込みの調停若しくは 優先順位判定のテスト時には、上記の機能プロックの割 込みについてはテストレジスタ11に所望の値をライト することによって、割込み要因が存在するのと等価の状 態を簡単に実現できる。その他の割込みの内、外部要因 とインプットキャプチャ割込みは割込み端子とインプッ トキャプチャ端子に所定の信号を与えて発生させ、コン ペアマッチ割込みは、タイマカウンタと比較レジスタに H'FFFFまたはH'FFをライトすればよく、オー パフロー割込みは前記ライト後タイマが1回計数するの を待てばよい。これらによって、任意の組合せの割込み の競合を短時間に実現し、テストできる。このため、テ スト設計を容易にし、テスト時間を短縮し、テスト効率 を向上することができる。テスト設計を容易にすること で開発費用を削減できる。テスト時間を短縮することで 製造費用を削減できる。

【0026】マイクロコンピュータ100に対して、タ イマB62、SCI7、A/D変換器8の一部若しくは 全部、並びに入出力ポート9の一部を削除して特定用途 向けローコスト版といった別のマイクロコンピュータを 構成するとき、割込み制御機能は異なってくるが、開発 期間を短縮するために、割込み制御プロック1をそのま ま採用し、削除した機能プロックの割込み要求信号を常 に要求のない状態に固定しておく。例えば、削除した機 能プロックなどに対応する割込み信号の入力信号線をチ ップ内部でプルダウンしておく。このとき、シングルチ ップマイクロコンピュータ100に対して削除された割 込み要求信号に関してはテスト用レジスタ11の所定ビ ットを書き換えることにより簡単に変化させることがで きる。換言すれば、前記シングルチップマイクロコンピ ュータ100における割込み制御プロックに対するのと 全く同じ手法で割込み制御プロックのテストを行うこと ができる。したがって、当該特定用途向けローコストシ ングルチップマイクロコンピュータにおける割込み制御 プロック1のテストは前記マイクロコンピュータ100 40 のそれと同一とすることができ、新たなテスト設計を不 要にすることができる。

【0027】更に、シングルチップマイクロコンピュータ100に対して削除若しくは不使用とされた割込み信号に応ずる論理和回路13の入力信号線がチップ内部で完全にブルダウンされていなかったりして、特定用途向けローコストシングルチップマイクロコンピュータでは使用しない部分が故障しているような場合にも、使用しない故障部分が使用する回路部分の動作に影響しないことについては充分にテストすることができる。即ち、19種類の割込み要因によって発生し得る全ての競合状態

を、テスト用レジスタの書換を介して疑似的に発生させ て、ローコストシングルチップマイクロコンピュータで は実際に使用しない割込み要因を考慮して充分なテスト を行うことができる。仮に不使用とされる割込み信号の プルダウンが不完全になっている場合、レジスタ11に 対する特定の書き込み状態と割込み要因に対する特定の 優先度設定状態において期待通りの割込み番号が発生さ れないことを検出することができ、これによって、特定 用途向けローコストシングルチップマイクロコンピュー タでは使用しない部分が故障しているような場合に、当 10 該使用しない故障部分が使用する回路部分の動作に影響 を与える虞のあるものを簡単に抽出することができる。

【0028】図3には割込み制御プロックの第2例が示 される。

【0029】図3の割込み制御プロック1では、前記テ スト用レジスタ11はライト専用とされ、さらに、割込 み番号リードレジスタ12を有している。このテスト用 レジスタ11と割込み番号リードレジスタ12は同じア ドレスに配置され、当該アドレスを指定したリード動作 ではレジスタ12から割込み番号が読み出され、当該ア 20 ドレスを指定したライト動作ではテスト用レジスタ11 に書き込みが行われる。割込み番号は5ピットであるの で、割込み番号リードレジスタ12の余りの11ビット をリードすると、所定の値、特に制限はされないものの 1がリードされるようになっている。。本実施例ではテ スト用レジスタ11と割込み番号リード用レジスタ12 のアドレスが同一であるため、テスト用のリード/ライ ト回路を共通化することができる。 テスト用レジスタ1 1は自動的に内容が変化しないので、特にリードができ なくても不都合はない。

【0030】本実施例によれば、タイマB62、SCI 7、A/D変換器8、入出力ポート9などのテスト時 に、СРU2を動作させなくても、割込み信号がこれら の機能プロックから割込み制御回路1の出力端子まで伝 達するか否かをレジスタ12の値を外部に読出すことに よってテストすることができる。割込み制御プロック1 の出力端子からCPU2に割込み処理要求信号IRと割 込み番号IDATAが伝達されるか否かはCPU2を動 作させて、CPU2が対応ベクタアドレスなどを発生す み番号の全ビットの各ピットが1と0を取る2通りの場 合をテストすれば足りる。尚、割込み制御プロック以外 のその他の機能プロックのテストは、第2テストモード を設定してCPU2を動作させず、外部から直接テスト すればよく、テスト効率を向上することができる。ま た、割込み制御プロック1についても外部から直接テス トすることができる。

【0031】図4には図3の割込み制御プロックをテス トする一例フローチャートが示される。

10

タ100にリセット信号を与え、シングルチップマイク ロコンピュータ100の動作を初期化すると同時にモー ド端子に所定の値を与えて、第1テストモードを指定す る。かかる第1テストモードでは、前記の通り、テスト 用レジスタ11及び割込み番号リードレジスタ12をリ ード/ライトが可能であり、CPU2がいわゆる外部か ら与えられる命令に基づいて動作する。CPU2は、機 能プロックまたはテスト用レジスタ10に所望の値をラ イトすることによって割込みを発生させ、CPU2は発 生した割込みに対応する割込み番号を参照して割込み処 理を行なう(S1)。同様に、前配割込み番号と相補で ある割込みを発生させ割込み処理を行なう(S2)。こ れによって、割込み制御プロック1とCPU2のインタ フェース信号をテストすることができる。例えば、それ ら割込み処理で発生されるベクタアドレスが割込み発生 要因に対応していれば、割込み制御回路10からCPU 2に割込み処理要求 I Rと割込み番号 I DATAが正常 に伝達されることを確認することができる。

【0033】次に、シングルチップマイクロコンピュー タ100にリセット信号を与え、シングルチップマイク ロコンピュータ100の動作を初期化すると同時にモー ド端子に所定の値を与えて、第2テストモードを指定す る。かかる第2テストモードでは、前記の通り、テスト 用レジスタ11及び割込み番号リードレジスタ12をリ ード/ライトが可能である他に、前記のようにCPU2 を動作させず、外部から直接アドレス、リード信号、ラ イト信号を与えて、機能プロック及び割込み制御プロッ ク10をリード/ライト可能とするものである。

【0034】その後、必要な機能プロックに所望の値を 30 ライトして割込みを発生させると共に、テスト用レジス タ10に所望の値をライトして割り込みを発生させるこ とで、所望の割込み競合状態の組合せを実現して、割込 み制御回路10を動作させる。この時割込み処理要求信 号IRが発生しても第2テストモードの性質上CPU2 は動作を停止したままである。割込み制御回路10の動 作結果は割込み番号リードレジスタ12をリードするこ とで確認することができる。同様に機能ブロックあるい はテスト用レジスタ10に所望の値をライトすること で、別の割込み組合せを実現してテストを繰り返すこと るか否かによってテストすればよいが、このとき、割込 40 ができる。これによって、割込み制御回路10における 調停機能などのテストを行なうことができる。CPU2 に割込み処理を行なわせる必要がなく、テスト効率を向 上することができる。機能プロックにライトする他、割 込み端子またはインプットキャプチャ端子に所定の信号 を与えることによっても所定の割込み競合状態を発生さ せてテストを行う。

> 【0035】図5にはテスト用レジスタ11の具体的な 回路例が示される。

【0036】図5には代表的に1ピット分を示す。テス 【0032】まず、シングルチップマイクロコンピュー 50 ト用レジスタ11はラッチ回路111、オアゲート11

2、アンドゲート113、アンドゲート114、デコー ド回路115から構成されている。デコード回路115 には内部アドレスパスからアドレスが入力され、テスト 用レジスタ11が選択されたことを検出する。 ラッチ回 路111の入力クロック(アンドゲート113の出力) は、テスト用レジスタ11が選択され、ライト信号がイ ネーブルレベルにされ、かつ、テストモードがハイレベ ルの時にのみハイレベルとなり、内部データパスからデ ータが入力される。ラッチ回路111の出力は、外部割 込み要因または機能プロックの割込み要求信号とオアゲ 10 ート131で論理和を構成し、この論理和信号が割込み 制御回路10に与えられる。ラッチ回路111は内部デ ータバスから1をライトすると割込み要求のある状態、 0をライトすると割込み要求のない状態とされる。特に 制限はされないものの、オアゲート112によって、リ セット状態とスタンパイ状態でラッチ回路111すなわ ちテスト用レジスタ11は0状態になる。テスト用レジ スタ11はテスト設計上は機能的にはスタンパイ状態で 保持値を固定する必要がないが、スタンパイ状態での消 費電流を測定する場合にテスト用レジスタ11の状態を 20 考慮する必要がないように保持値を固定しておくことが 望ましいからである。

【0037】図6には割込み番号リードレジスタ12の 具体的な回路例が示される。

【0038】図6には代表的に1ピット分を示す。割込 み番号リードレジスタ12は、3ステートパッファ12 1、アンドゲート122、アンドゲート114、デコー ド回路115から構成されている。アンドゲート114 とデコード回路115は、テスト用レジスタ11と割込 み番号リードレジスタ12が同一アドレスであるため、 図5と共通である。3ステートパッファ121のクロッ クは、テスト用レジスタ11または割込み番号リードレ ジスタ12が選択され、リード信号がイネープルレベル にされ、且つ、テストモードがハイレベルの時にのみハ イレベルとなり、割込み番号を内部データバスに出力可 能とされている。

【0039】上記実施例によれば以下の作用効果を得る ものである。

【0040】(1)割込み制御機能のテスト時に、割込 みを発生することが困難な割込み要因についての調停機 40 の通りである。 能などの割込み制御機能のテストにテスト用レジスタ1 1を利用して、同レジスタ11に所望の情報を書き込む ことにより、SCI7などの機能プロックの動作に依存 せずに当該テストを行うことができる。これにより、テ スト設計の効率向上を実現することができる。

【0041】(2)削除又は追加することがある割込み 要因についての割込み制御機能のテストにもテスト用レ ジスタ11を利用して同様のテストを行うことができる から、内蔵機能プロックの削除又は追加時に、テスト設 12

がって、1つのシングルチップマイクロコンピュータか ら機能プロックを削除又は追加した別のシングルチップ マイクロコンピュータの開発時に、割込み制御プロック 1のテスト設計を不要とすることができる。

【0042】(3)削除又は追加することがある割込み 要因に応じた一部の信号に限定して前記テスト用レジス タ11を設けたから、テストだけに利用される回路の論 理規模の増加を最小限とすることができる。

【0043】以上本発明者によってなされた発明を実施 例に基づいて具体的に説明したが、本発明はそれに限定 されるものではなく、その要旨を逸脱しない範囲におい て種々変更可能である。

【0044】例えば、内蔵される機能プロックの数や種 類、内部パスの構成、あるいは、パッケージのピン数な どについては何ら限定されない。また、テスト用レジス タ11は削除される機能プロックに対応した割込み要求 について設けるものとしたが、追加される機能プロック についてあらかじめ、設けておくこともできる。割込み 番号の他、割込み処理要求信号IRもリード可能として もよい。割込み番号リードレジスタ12はリード専用と したが、ライトも可能とすれば、CPU2がライトする ことで任意の割込み処理を実行することができ、一層の テスト効率向上に寄与することも可能になる。テスト用 レジスタ11などの具体的構成は上記実施例に限定され ず、その他種々変更可能である。たとえば、ラッチ回路 111は、フリップフロップ型ではなく、ループ型とす ることもできる。また、実施例を相互に組合せて構成す ることも可能である。

【0045】以上の説明では主として本発明者等によっ 30 てなされた発明をその背景となった利用分野であるシン グルチップマイクロコンピュータに適用した場合につい て説明したが、それに限定されるものではなく、割込み コントローラ専用チップなど、その他の半導体集積回路 にも適用可能であり、本発明は少なくとも複数の事象が 発生したときに調停を行なう機能を有する条件の半導体 集積回路に適用することができる。

[0046]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記

【0047】すなわち、割込みを発生することが困難な 割込み要因、あるいは、削除するまたは追加することが ある割込み要因に対応した信号を代替するためのテスト 用レジスタのような代替手段を設け、その代替手段の信 号出力機能によって割込みが発生したと同様の割込み制 御動作などを制御回路で処理可能とするから、論理規模 の増加を最小限としつつ、テスト設計の効率向上を実現 することができるという効果がある。また、削除又は追 加することがある割込み要因についての割込み制御機能 計を共通化して再設計を不要とすることができる。した *50* のテストなどは代替手段を利用でき、機能プロックを削

除又は追加時に、テスト設計を不要とすることができる という効果がある。

#### 【図面の簡単な説明】

【図1】図1は本発明の一実施例に係るシングルチップマイクロコンピュータにおける割込み制御プロックのプロック図である。

【図2】図2は本発明の一実施例に係るシングルチップマイクロコンピュータのプロック図である。

【図3】図3は割込み制御プロックの別の例を示すプロック図である。

【図4】図4は割り込み制御プロックのテスト手順を示すフローチャートである。

【図5】図5はテスト用レジスタの具体的な一例回路図 である。

【図6】図6は割り込み信号リードレジスタの具体的な一例回路図である。

【図7】図7は本発明者が先に検討した割り込み制御プロックのプロック図である。

#### 【符号の説明】


- 1 割り込み制御プロック
- 2 CPU

- 3 ROM
- 4 RAM
- 5 タイマA
- 6 タイマB
- 7 SCI
- 8 A/D変換器
- 9 入出力ポート
- 10 割り込み制御回路
- 11 テスト用レジスタ
- 10 12 割り込み番号リードレジスタ
  - 13 論理和回路
  - 100 シングルチップマイクロコンピュータ


14

- IR 割込み処理容器有信号
- IDATA 割込み番号
- I51~I53 割込み信号
- I611, I612 割込み信号
- I 6 2 1, I 6 2 2 割込み信号
- I71~I73 割込み信号
- I81 割込み信号
- 20 191~198 割込み信号

【図1】



【図6】



【図2】

